Аркадий Поляков — Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Загрузка...

Автор: Аркадий Константинович Поляков

Год выхода: 2010

Издательство: СОЛОН-Пресс

ISBN:

5-98003-016-6

Книга из раздела: Программирование, Техническая литература, Книги, Литерат.

О книге

«Аркадий Поляков — Языки VHDL и VERILOG в проектировании цифровой аппаратуры»

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.

Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.

В приложение вынесены справочные данные по языкам VHDL и VERILOG.

Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.